جمع کننده کامل 1 بیتی زیر آستانه ای در فناوری CMOS 65 نانومتری

پروژه کارشناسی ارشد برق

چکیده

در این مقاله، جمع کننده کامل (FA) نوینی ارائه می گردد که برای عملکرد با توانهای بسیار پایین بهینه سازی شده است. مدار مذکور، بر پایه گیتهای XOR اصلاح شده ایطراحی گشته که با هدف کمینه سازی مصرف توان در ناحیه زیرآستانه ای عمل می کنند. نتایج شبیه سازی شده با مدلهای استاندارد CMOS ۶۵ نانومتر انجام شده است. نتایج شبیه سازی، یک بهبود ۵ تا ۲۰ درصدی را در بازه فرکانسی ۱Khz تا ۲۰MHz و ولتاژهای تغذیه زیر ۰. ۳V نشان میدهد

فایل محتوای:

• اصل مقاله لاتین ۴ صفحه IEEE
• متن ورد ترجمه شده بصورت کاملا تخصصی ۱۱ صفحه

مطالب مرتبط

• جمع کننده کامل 1 بیتی زیر آستانه ای (فناوری تراشه نیمه هادى اکسید…
• جمع کننده کامل 1 بیتی زیر آستانه ای در فناوری تراشه هاى نیمه هادى
• مباحث جدید زیرآستانه ای در فناوری نیمه هادى اکسید فلزى تکمیلى 65…
• ترجمه مقاله تقویت کننده ی شبه تفاضلی کلاس-AB برمبنای اینورتر CMOS…
• مقایسه اینورترهای سه سطحی ونه سطحی تغذیه کننده درایوهای…